Wednesday , August 12 2020

Suscribete gratis a nuestro boletin semanal

VISIONA . DESARROLLADORES . CONECTADOS .

Suscribete nuestro boletin semanal

PATROCINADORES
Home / Diseño Digital / Afirma Tanner que diseñar ASICs será más económico y efectivo

Afirma Tanner que diseñar ASICs será más económico y efectivo

El fabricante de herramientas de diseño electrónico Tanner EDA afirmó haber creado una nueva serie de instrumentos para diseñar circuitos integrados de aplicación específica costo-efectivos.

(ElectronicosOnline.com Magazine / Oswaldo Barajas)

La firma de herramientas para diseño electrónico Tanner EDA, presentó una nueva plataforma de desarrollo para Circuitos Integrados de Aplicación Específica (ASICs) que al decir de la compañía reducirá los costos de fabricación y mantendrá la efectividad en los dispositivos.

Afirma Tanner que diseñar ASICs será más económico y efectivo

Los ASIC son circuitos integrados diseñados para soportar una tarea en específico, por ejemplo un chip de celular es un ASIC, ya que únicamente puede ser utilizado en un dispositivo móvil y no en otras aplicaciones como ocurre con circuitos varios.

Cuando los ASIC fueron creados en la década de los 80’s estos dispositivos utilizaron por primera vez una matriz de puertas o una matriz de puertas no fija o ULA, y el diseño a la medida se conseguía variando la máscara de interconexión metálica. Desde ese entonces un ASIC ha crecido desde 5,000 puertas lógicas a más de 100 millones de unidades. Actualmente los ASICs más modernos están desarrollados con tecnología de 32 bits y suelen incluir bloques de memoria RAM, ROM, EEPROM y Flash.

El diseño de estos dispositivos está vinculado a técnicas complejas de desarrollo electrónico, las cuales requieren de cantidades importantes de recursos tanto humanos como económicos.

De acuerdo a Tanner, su nueva plataforma permitirá hacer posible el diseño de ASICs a empresas con modestos presupuestos de diseño o con proyectos más pequeños.

La compañía sostiene que hoy en día los dispositivos ASIC se han convertido en una opción persuasiva y viable para desarrollar sistemas de señales mixtas dirigidos a sistemas de sensores de bajo costo, por ejemplo, para aquellos que ya se preparan para participar en el denominado Internet de las Cosas (IoT).

“Nunca ha existido un mejor momento para explorar las ventajas de un ASIC, debido a la gran disponibilidad de herramientas de diseño de bajo costo, el fácil acceso, flexibilidad y procesos maduros de ICs que hay”, explica Tanner EDA en su documento y añade: “Aun si lees numerosos artículos proclamando el crecimiento de los costos de desarrollo de dispositivos semiconductores, serías disculpado por pensar solo como una noción superficial sobre cómo a PyMEs bien fundadas, los sistemas de las compañías o fabricantes de chips han sido favorecidos por los muchos beneficios técnicos y comerciales que ofrecen los ASICs”.

De acuerdo a Tanner en la industria el costo de diseño y desarrollo de un circuito integrado varía considerablemente. Hay aquellos cuyo solo set de máscaras ronda los 25 millones de dólares y el costo total de un ASIC casi 100 millones de dólares, algo cercano a lo que en promedio registra el diseño de un Sistema en Chip (SoC).

Esto es más viable solo para casos donde los dispositivos serán sometidos a producción masiva para integrarlos en aparatos como computadoras o smartphones. Pero en el caso de aquellos sistemas dedicados a otros sectores emergentes como el Internet de las Cosas (IoT) donde los niveles de integración son menores y la necesidad de una interface con el “mundo real” hace obligatorio el uso de circuitos analógicos y a menor cantidad de producción, suelen ser más apropiados otras clases de procesos tecnológicos para compensar y reducir los costos de diseño y desarrollo.

“(…) el diseño y producción de ASICs se han vuelto más económicos para muchos proyectos, al grado que muchas personas que utilizaron FPGAs o microcontroladores acoplados con módulos analógicos discretos han estado hallando que es más costo-efectivo un ASIC dedicado”, explica Tanner que comparte la siguiente ilustración sobre la relación de precios en comparación con la gráfica de producción.

- PUBLICIDAD -
Costos ASIC
Costos de desarrollo y producción de ASICs.

Existen diversos factores que se suman al decrecimiento de los costos de producción de circuitos integrados, pues a medida que los nodos son finalizados como tecnología madura, diversos fabricantes de semiconductores acoplan su infraestructura conformada por edificios o plantas así como equipo especializado para que dispositivos como los de señales mixtas como los basados en nodos de 0.18 um CMOS sean más viables manufacturar dejándolos como buenas opciones para los fabricantes de electrónica de consumo, pero el tiempo ha traído otras alternativas como los ASIC.

De esta forma los fabricantes obtienen lo que es llamado IP pre-caracterizado para trabajarlo en procesos de señales mixtas con uso de bloques, comúnmente visto en los sistemas digitales. Así, compañías propietarias de arquitectura de desarrollo como ARM o Imagination Technologies generan más bloques que licencian a fabricantes de microcontroladores o microprocesadores para adaptarlos a sistemas que no necesariamente requieren producción masiva, como en el caso de aplicaciones para IoT.

En el caso de los bloques para circuitos analógicos como comparadores, amplificadores operacionales (OpAmps), ‘bandgaps’ DACs o ADCs, reducen significativamente el tiempo y los riesgos de fallas para los ingenieros encargados de su diseño.

Si bien las máscaras o ‘masks’ son una parte fundamental en el diseño de circuitos integrados también representan una parte importante en la absorción del presupuesto asignado para el proyecto. Y es que las máscaras son utilizadas para seleccionar las partes del Silicio donde se desean aplicar los distintos procesos de las fases de fabricación en un circuito. La representación gráfica de las máscaras se conoce como ‘layout’ el cual se compone de rectángulos que representan las máscaras necesarias agrupadas por capas con las mismas características físicas (sustratos y pozos, regiones de difusión, poli-silicio, interconexiones metálicas, contactos y vías).

De acuerdo a Tanner EDA los costos y riesgos de la producción de obleas de Silicio pueden reducirse utilizando elementos como MPW (Obleas Multi-Proyectos) ofrecidos como servicios por organizaciones como EUROPRACTICE IC Manufacturing.

Cuando se requieren pequeñas cantidades de chips para evaluación o cualificación en producciones menores, diversos diseños pueden incorporarse a una sola máscara como se muestra en la siguiente figura:
Técnica MPW
Obleas Multi-Proyectos o MPW

“Los clientes típicamente ordenan 40 dispositivos para evaluación antes de ir a expensas de un set de máscaras dedicadas, pero más de 1,000 dispositivos de cualquier diseño podrían ser producidos en una sola partida de MPW. Los costos de MPW son solo una fracción de esos requerimientos para un set completo de máscaras u obleas dedicadas, y los clientes pagan solo por la proporción de la oblea que sus dispositivos necesitan”, refiere Tanner.

En esta industria también hay compañías que ofrecen servicios de obleas multi-proyecto (MLM) para llevar a cabo diversos procesos en capas graficadas en la misma máscara. En la siguiente ilustración se muestra un diseño generado con diversas capas sobre una sola máscara, reduciendo de esta manera costos hasta en un 70%.

Técnica MLM
Máscaras Multi-Capa o MLM.
Transceptor Bluetooth
Transceptor Bluetooth. (Fuente de imágenes: CSR).

Los diseños anteriores fueron hechos haciendo uso de la herramienta Tanner EDA HiPer Silicon, que de acuerdo a la firma tiene la capacidad de soportar sistemas digitales HDL, ejecutar síntesis o colocar y rutear para diseños completos de sistemas analógicos, lo que permite a los ingenieros en turno migrar a un diseño de chip de señales mixtas con procesos maduros de una forma costo-efectiva y sencilla.

Para el lado analógico del diseño, existen también opciones de herramientas de fuente abierta que en muchas ocasiones ofrecen también grandes beneficios en comparación con los grandes equipos de marca que resultan costosos sobre todo para quienes inician en este segmento. Las herramientas de fuente abierta continúan atrayendo a simpatizantes de todas partes del mundo, pero al ser de fuente abierta no significa que carezcan de funcionalidad o capacidad en comparación con las herramientas renombradas. La siguiente imagen muestra un amplificador operacional cuya capa se realizó utilizando el instrumento Tanner EDA HiPer DevGen que además cuenta con un módulo de aceleración para ‘layouts’ y compatibilidad con sistemas de fuente abierta.

Capa OpAmp
Capa automatizada de un amplificador operacional

“Para procesos maduros, el diseño de circuitos integrados es cada vez más accesible gracias a la disponibilidad de capacidad de producción y menores costos de ingeniería no-recurrentes debido a las herramientas de bajo costo y a los procesos de menor costo”, añadió Tanner.

Finalmente el documento de la firma menciona que con el surgimiento de esta clase de herramientas ya no hay necesidad de ser dependientes de FPGAs o módulos discretos con circuitos analógicos a nivel de placa, ya que el diseño de ASICs ha reducido sus flujos de producción.

“El diseño de circuitos integrados es cada vez más accesible gracias a la disponibilidad de mayores capacidades de producción y menores costos de ingeniería no-recurrentes gracias a las herramientas de bajo costo y procesos de menor precio. No hay necesidad de sentir que sus únicas opciones son FPGAs o discreta Micros con circuitos analógicos a nivel de placa.”, puntualizó Tanner.

- PUBLICIDAD -

Revisa también ...

Lanzan Raspberry Pi HAT con regulador y medidor de energía

La tarjeta de desarrollo embedido fue desarrollado por el entusiasta ingeniero John Hoeppner, y promovido …

Leave a Reply

Your email address will not be published.

NULL