Sunday , July 5 2020

Suscribete gratis a nuestro boletin semanal

VISIONA . DESARROLLADORES . CONECTADOS .

Suscribete nuestro boletin semanal

PATROCINADORES
Home / Diseño Analógico / TSMC pisa el acelerador hacia GPUs y CPUs de 2 nm

TSMC pisa el acelerador hacia GPUs y CPUs de 2 nm

La firma taiwanesa observó el empujón que ha experimentado Intel en sus procesos litográficos y por tal razón no quiere quedarse atrás, por lo que anunció un gigantesco presupuesto en I+D para obtener la tan ansiada arquitectura de 2 nanómetros.

ElectronicosOnline.com Magazine / Oswaldo Barajas

Después de que Intel ha dado a conocer importantes avances en su roadmap de productos y ha evidenciado lo que parece ser un destrabe en sus procesos litográficos, la firma taiwanesa TSMC hizo uso de su desconfianza industrial y anunció una nueva partida multimillonaria para acelerar el desarrollo de arquitecturas de 2 nanómetros.

 

En un reporte de prensa publicado por la agencia asiática de noticias industriales Digitimes, se precisa que el mayor fabricante de dispositivos semiconductores Taiwan Semiconductor Manufacturing Corporation (TSMC) ha encendido sus alertas después de que Intel, uno de sus más fuertes rivales en el segmento de fabricación bajo demanda, ha ventilado una celeridad en sus procesos litográficos, y en los últimos meses ha externado una mayor confianza en la divulgación de sus planes comerciales donde ya aparecen arquitecturas menores a los 5 nanómetros, por lo que la pasividad ya no es un privilegio para TSMC que ahora busca ser el primero en obtener la arquitectura de 2 nanómetros antes del 2030.

Para responder a Intel, TSMC dio a conocer un plan de inyección de capital sobre su brazo de Investigación y Desarrollo (I+D) un área interna que suele devorar una gran cantidad de sus ingresos pero que ha dado excelentes resultados debido a las innovaciones que logra para ofrecer mejores tecnologías a sus clientes.

Después de que Intel anunció importantes avances en sus procesos litográficos para alcanzar arquitecturas menores a los 7 y 5 nanómetros, TSMC decidió acelerar sus procesos con una fuerte inversión para tener lo más pronto posible la tan deseada arquitectura de 2 nanómetros.

 

- PUBLICIDAD -

Cabe mencionar, que TSMC ha estado a la cabeza de la miniaturización microelectrónica, pues a finales del 2019 presentó la línea presupuestal que la compañía destinaría para planificar la llegada de la tecnología de 2 nanómetros, siendo la fecha tentativa de su ruta de trabajo 2024-2025, mientras que las arquitecturas de 5 nm y 3 nm simplemente serían transitivas.

Sin embargo, la fecha propuesta por TSMC parece estar siendo evaluada para que sea en menor tiempo ya que Intel, e incluso Samsung ya le pisan los talones en esta carrera por la supremacía del Silicio, para lo cual decidió elevar a 16 mil millones de dólares su cuota de inversión destinada para la tecnología de 2 nanómetros.

Después de los 5 nm, con un aproximado de 84-87% de ganancia de densidad de transistores sobre el actual nodo de 7nm, los planes de TSMC para ir de los 3 nm a los 3 nanómetros podría presumiblemente ser para el año 2022.

TSMC, Intel y Samsung han estado fuertemente invirtiendo millonarios presupuestos para dar paso mejores tecnologías de microprocesamiento.

 

De acuerdo a analistas del sector, TSMC implementará para la fabricación de su nodo de 3 nm una nueva tecnología denomianda GAAFET (transistor de efecto-campo de puerta completa) basada en su popular paradigma de manufactura FinFET, aunque esta idea queda como una especulación que divide a la comunidad de expertos por considerarla arriesgada y compleja de conseguir, mientras que para otros es posible debido a las hazañas que esta enorme corporación ha logrado en la materia, por lo que no descartan que recurran a materiales exóticos y diseños de transistores singulares poco vistos en las fichas técnicas de los fabricantes de nodos de arquitecturas.

Lo único que queda por definir será la maquinaria que la tecnología de 2 nanómetros requerirá, ya que TSMC deberá lidiar con múltiples capas EUV para el grabado y diseño de los ICs en obleas con materiales definitivamente particulares, presumiblemente basándose en el método ASML lo cual también será una atracción conocer cómo los ingenieros de TSMC harán para derribar este complejo desafío.

- PUBLICIDAD -

Revisa también ...

En el futuro la IA diseñará sus propios chips

Google ha creado una Inteligencia Artificial capaz de aprender partes primordiales del ciclo de diseño …

NULL