Wednesday , March 3 2021

Suscribete gratis a nuestro boletin semanal

VISIONA . DESARROLLADORES . CONECTADOS .

Suscribete nuestro boletin semanal

PATROCINADORES
Home / Diseño Digital / Synopsys presenta nuevo combo multi protocolo para FinFET de 7 nm

Synopsys presenta nuevo combo multi protocolo para FinFET de 7 nm

De acuerdo a la compañía, esta es la primera plataforma de capa física (PHY IP) de la industria en soportar diversos estándares incluyendo PCI Express, Ethernet, SATA y CCIX, dirigido al diseño de procesadores para Machine Learning y AI.

(ElectronicosOnline.com Magazine / Oswaldo Barajas)

El fabricante de software para el diseño de circuitos integrados complejos Synopsys, presentó su nueva plataforma multi-protocolo 25G para el diseño de sistemas de capa física (PHY IP) con procesos de manufactura FinFET de 7 y 16 nm.

En su sitio Web, la compañía manifiesta que esta herramienta actualmente no tiene similares en el mercado y es la primera de la industria en manejar una especie de combos para el análisis de protocolos 25G incluyendo PCI Express, Ethermet, SATA y CCIX, para el desarrollo de arquitecturas que soporten Inteligencia Artificial y Aprendizaje de Máquinas.

De acuerdo a la compañía, el nuevo DesignWare PHY IP nombre de esta plataforma, el consumo de energía de los sistemas diseñados con la misma alcanzan hasta un 35% de mejoras en su eficiencia, además de un decrecimiento del área que ocupan en la placa base, y finalmente incrementa considerablemente el rendimiento técnico para soportar requerimientos técnicos de sistemas robustos como son los sistemas expertos.

Presumiblemente, la herramienta cuenta con algoritmos de cómputo que potencializan el software de administración energética para tareas de calibración y adaptación sobre una variedad de pruebas que involucran temperatura, voltaje y variaciones de redes, por mencionar algunos, facilitando la integración a nivel de sistemas de una forma sencilla para formatos ‘chip-to-chip’. En particular, el DesignWare PHY IP puede ser implementado para desarrollar sistemas que se manufacturen en procesos nanométricos utilizando transistores de efecto campo.

- PUBLICIDAD -
En la imagen superior aparecen las principales características del DesignWare PHY IP. En la gráfica inferior las proyecciones de los sistemas que más requerirán procesos de fabricación FinFET.
   

Algunas de las características técnicas de la herramienta de Synopsys es la incorporación de un módulo de suministro I/O con ‘bypass’ DFE (Ecualización con Retroalimentación de Decisiones) que le otorga un valor agregado al ciclo operativo del diseño.

Con estos elementos los ingenieros pueden integrar multi protocolos en controladores digitales compatibles con el DesignWare y otros módulos de verificación IP vinculados a sistemas completos de baja latencia y eficientes, que cumplan con las especificaciones más exigentes de la industria.

“A nivel global, se prevé que el tráfico de datos de Internet aumente hasta 4.6 veces en el período de 2016 a 2020, lo que requerirá semiconductores que incorporen nuevas capacidades que soporten las demandas de ancho de banda de los chips SoC de los ‘datacenters’. El promedio de bloques IP en esos SoC era de 151 en 2016, pero se estima que crecerá a 246 para el año 2020”, afirmó en el comunicado de prensa de Synopsys, Richard Wawrzyniak, analista de la firma de consultoría Semico Research and Consulting. “Semico pronostica que los principales facilitadores de estas tecnologías serán soluciones SerDes de alta velocidad como la nueva plataforma optimizada de Synopsys DesignWare PHY IP multi-procolos 25G”, puntualizó.

Capas que atiende la plataforma de Synopsys.
       

    Por su parte, John Koeter, vicepresidente de Marketing IP de Synopsys, explicó: “El incremento en el tráfico global debido al creciente número de dispositivos conectados está requiriendo transmisiones de datos más veloces sobre las redes. El DesignWare Multi-Protocol 25G PHY, aborda las necesidades de mayor ancho de banda y requerimientos de calidad de servicios para sistemas-en-chips (SoC) de alto desempeño que demanda una amplia gama de protocolos de interconexión”, explicó.

    Actualmente la compañía se encuentra definiendo los últimos detalles para la comercialización masiva de la plataforma, la cual estará formalmente en el mercado para octubre del presente año.

    - PUBLICIDAD -

Revisa también ...

Lanzan Raspberry Pi HAT con regulador y medidor de energía

La tarjeta de desarrollo embedido fue desarrollado por el entusiasta ingeniero John Hoeppner, y promovido …

Leave a Reply

Your email address will not be published.

NULL