Saturday , September 26 2020

Suscribete gratis a nuestro boletin semanal

VISIONA . DESARROLLADORES . CONECTADOS .

Suscribete nuestro boletin semanal

PATROCINADORES
Home / Diseño Analógico / En el futuro la IA diseñará sus propios chips

En el futuro la IA diseñará sus propios chips

Google ha creado una Inteligencia Artificial capaz de aprender partes primordiales del ciclo de diseño circuitos electrónicos.

ElectronicosOnline.com Magazine / Oswaldo Barajas

El diseño de circuitos electrónicos no es un tópico trivial, ni mucho menos un área de la ingeniería que pueda aprenderse de la noche a la mañana con tutoriales en Internet, pero, para una Inteligencia Artificial esto podría ser más sencillo de lo que parece según ha demostrado un nuevo proyecto científico de Google.

 

Según datos publicados en el blog de Google, el proyecto utiliza una técnica avanzada de ML conocida como Deep Reinforcement Learning o Aprendizaje Profundo por Refuerzo que se caracteriza por ir un paso más adelante en la evolución de la forma en que la máquina aprende a realizar las tareas.

En esta línea de trabajo participan Anna Goldie, Ingeniera de Software y Azalia Mirhoseini, investigadora para la unidad BrainTeam de Google Research, quienes explicaron a través del reporte que una de las razones por las que se involucraron en el proyecto se debe a la decadencia de la llamada Ley de Moore, regla industrial que define la miniaturización de las arquitecturas de microprocesamiento y la duplicación del número de transistores de los chips aproximadamente cada dos años, y por otro lado, el escalamiento Dennard, o también llamado MOSFET de escala, que define que a medida que se hacen más pequeños los transistores, su densidad de potencia se mantiene constante, por lo que el uso de energía se mantiene en proporción con el área: tanto la tensión y corriente de escala (hacia abajo) con la longitud.

En pocas palabras, a los desafíos con los que se ha topado la industria electrónica para continuar evolucionando las arquitecturas microelectrónicas basadas en Silicio, y cuyos límites están superando las capacidades de los propios ingenieros diseñadores y los ritmos acelerados con los que la industria reclama tecnologías más avanzadas.

La ayuda de la Inteligencia Artificial podría ser la clave para derribar tales limitaciones en los ejercicios de diseño electrónico, ya que las técnicas de Machine Learning han demostrado ser excelentes aliados para la búsqueda de respuestas para problemas multi sectoriales, por lo que el grupo científico de Google se dispuso a desarrollar una IA cuya misión sea aprender las etapas del ciclo de diseño de chips.

- PUBLICIDAD -

En su artículo científico llamado Chip Placement with Deep Reinforcement Learning, los investigadores plantean la colocación de chips como un problema de Aprendizaje por Refuerzo (RL), donde se entrena un agente (es decir, una política de RL) para optimizar la calidad de las colocaciones de chips.

“A diferencia de los métodos anteriores, nuestro enfoque tiene la capacidad de aprender de la experiencia pasada y mejorar con el tiempo. En particular, a medida que entrenamos sobre un mayor número de bloques de chips, nuestro método se vuelve mejor para generar rápidamente colocaciones optimizadas para bloques de chips no vistos antes”, mencionaron los científicos. “Mientras que las líneas de base existentes requieren de expertos humanos en circuitos y tardan varias semanas en generarse, nuestro método puede generar colocaciones en menos de seis horas que superan o igualan a las de sus contrapartes diseñándolas manualmente. Mientras que mostramos que podemos generar colocaciones optimizadas para los chips aceleradores de Google (TPU), nuestros métodos son aplicables a cualquier tipo de chip (ASIC)”, puntualizaron.

El modelo de IA utiliza una técnica de aprendizaje conocida como ‘Deep Reinforcement’. (Fuente: Google).

 

El informe señala que en lo que refiere al diseño de chips especializados para el procesamiento de algoritmos de IA, los financiamientos privados y públicos han ido en incremento en los últimos años debido a sus prometedores resultados aplicados en diferentes campos incluyendo plataformas médicas, sistemas militares, automotriz, y aeroespacial, por mencionar algunos, pero un gran inconveniente es que diseñarlos lleva años, y el universo de algoritmos de Machine Learning se mueve mucho más rápido que eso, creando un desfase para cuando finalizan los chips, que ahora deben ser escalados para soportar los algoritmos más recientes que han salido.

Lo ideal sería contar con un chip optimizado para soportar la IA de la actualidad, no que salga hoy para procesar la IA que salió hace dos o cinco años, por lo que la solución de Google es hacer que una IA diseñe los propios chips de IA.

"Creemos que es la propia IA la que proporcionará los medios para acortar el ciclo de diseño de los chips, creando una relación simbiótica entre el hardware y la IA, con cada uno alimentando los avances del otro", refirieron los investigadores de Google. "Ya hemos visto que hay algoritmos o arquitecturas de redes neuronales que... no funcionan tan bien en las generaciones de aceleradores existentes, porque los aceleradores fueron diseñados como hace dos años, y en aquel entonces estas redes neuronales no existían", comentó Azalia Mirhoseini.

- PUBLICIDAD -

Revisa también ...

Smartphones en la mira de los switches RF basados en MEMS

Los switches de radiofrecuencia basados en sistemas micro electromecánicos han probado su efectividad en equipos …

NULL