Ingenieros desarrolladores concluyeron en un foro estadounidense que los diseñadores de PCBs son actualmente la clave para que un proyecto basado en FPGAs resulte exitoso o fallido.

(ElectronicosOnline.com Magazine / Oswaldo Barajas)

Ingenieros desarrolladores que participaron en el congreso DesignCon, realizado del 31 de enero al 2 de febrero en Santa Clara (California), demandaron mayor concientización por parte de los diseñadores de PCBs en proyectos basados en FPGAs pues los consideraron como la clave para que el proyecto resulte en éxito o en falla.

De acuerdo a la unanimidad mostrada por la participación de los especialistas congregados en el foro de desarrolladores y los panelistas invitados, los diseñadores de PCB se han convertido hoy en día en “el chivo expiatorio” de los proyectos basados en FPGAs (Field Programmable Gate Array) pues son los responsables de una de las etapas más importantes en esta clase de complejas combinaciones.

En un artículo publicado en la revista EETimes este mes de febrero, el especialista en Investigación y Desarrollo de PCBs (Tarjetas de Circuito Impreso) para la compañía Hewlett-Packard, John Hutton, comentó que a lo largo de su trayectoria ha identificado ventajas en el desarrollo de PCBs con FPGAs, y que una –quizás la mejor- de su perfil programable es que: “Los FPGAs son muy flexibles”.

Hutton añadió que de no seguir cuidadosamente las reglas sobre cómo usar los pines, los mismos dispositivos FPGAs pueden ocasionar problemas. “Lo que necesitamos es una metodología de ruta automatizada de rompimiento con pines externos de tiempo correcto", comentó.

El documento refiere que el uso de los FPGAs creció significativamente durante la pasada década y que a la fecha su aumento ha sido constante, por lo que los problemas de diseño de PCBs basados en FPGAs auguran un único reto para los diseñadores de PCBs y sistemas, que es el hecho de que son configurables.

La configuración de los FPGAs obliga prácticamente a los equipos de diseño a enfrentar retos como la optimización de los diseños FPGAs a través de múltiples dominios de PCB esquemáticos y tiempos del propio FPGA.

Ante esta aseveración, otros ingenieros responsables de departamentos de desarrollo se unieron al comentario de Hutton, tal es el caso de Darren Hopcroft ingeniero diseñador de PCBs para la compañía Cisco quien dijo: “Asignar apropiadamente los pines de salida es un reto que permanece para hacer la tarjeta PCB efectiva”.

Por su parte Andy DeBaets, Director de Sistemas e Ingeniería de Aplicaciones para la compañía Xilinx, sugirió no asignar pines estándar en FPGAs para las tarjetas impresas debido a la experiencia de la

firma a la que representa y su importante trayectoria en el segmento de los dispositivos de compuertas programables.

“La asignación de pines en BGA (ball grid array) no está estandarizada debido a que la retroalimentación de los diseñadores de PCs está muy restringida”, dijo DeBaets.

El directivo añadió que un documento PDF con 416 páginas titulado Virtex-5 FPGA Packing and Pinout Specification ofrece ideas para seleccionar la mejor de entre una serie de opciones para la asignación de pines e iteraciones en cambios de asignación a los que se ven enfrentados hoy en día los ingenieros diseñadores.